Pour l\u2019instant, peu de d\u00e9tails ont filtr\u00e9 sur la sp\u00e9cification de la m\u00e9moire DDR5, dont la publication est attendue. Mais, d\u00e8s que le JEDEC (Joint Electron Device Engineering Council), un organisme de normalisation des semi-conducteurs qui fait partie de l\u2019Electronic Industries Alliance, s\u2019emparera du sujet, tout le monde saura ce qu\u2019elle contiendra. Heureusement, il ne sera pas n\u00e9cessaire d\u2019attendre jusque-l\u00e0 : le fabricant sud-cor\u00e9en SK Hynix a r\u00e9cemment livr\u00e9 de solides informations sur la future sp\u00e9cification.<\/p>\n\n\n\n
Lors de sa sortie en 2014, la m\u00e9moire DDR4, ou Dynamic Data Rate version 4, offrait des vitesses de 1600 MHz pour finalement atteindre les 3200 MHz pour les versions extr\u00eames, la plupart des DRAM se situant dans la gamme des 2000 MHz. \u00c0 l’\u00e9poque, ces vitesses \u00e9taient suffisantes : les meilleurs processeurs Xeon d’Intel int\u00e9graient huit c\u0153urs seulement, et AMD \u00e9tait largement loin du compte. Six ans plus tard, soit en 2020, AMD a fortement progress\u00e9 : le fabricant livre d\u00e9sormais des processeurs 64 c\u0153urs, et Intel produit des puces \u00e0 28 c\u0153urs, promettant m\u00eame une puce \u00e0 48 c\u0153urs. Ampere fait la promotion d’un processeur serveur 80 c\u0153urs bas\u00e9 sur Arm, et Marvell produit un processeur Arm 96 c\u0153urs appel\u00e9 ThunderX3.<\/p>\n\n\n\n
Brusquement, la m\u00e9moire \u00e0 3200 MHz n\u2019est donc plus suffisante. De plus, les ensembles de donn\u00e9es pour l’IA et l’apprentissage machine \u00e9tant de plus en plus volumineux, ce manque de performance de la m\u00e9moire devient un v\u00e9ritable goulot d’\u00e9tranglement. La DDR5, qui offrira des vitesses de 3200 MHz dans un premier temps, et jusqu\u2019\u00e0 8400 MHz plus tard, permettra de rem\u00e9dier \u00e0 ce probl\u00e8me. Hynix pr\u00e9voit que toutes ses m\u00e9moires DDR5 tourneront au minimum \u00e0 4800 MHz, et les vitesses inf\u00e9rieures serviront simplement \u00e0 r\u00e9duire la d\u00e9pense d’\u00e9nergie. Cela signifie que la bande passante des premi\u00e8res m\u00e9moires DDR5 sera 50 % plus large que celle de la DDR4 et cela ne fera que cro\u00eetre. De plus, la consommation d’\u00e9nergie diminuera l\u00e9g\u00e8rement, passant de 1,2 volt en DDR4 \u00e0 1,1 volt en DDR5.<\/p>\n\n\n\n
Mises \u00e0 part les am\u00e9liorations classiques en termes de vitesse et de consommation \u00e9nerg\u00e9tique, la DDR5 offrira \u00e9galement de meilleures performances gr\u00e2ce au \u00ab Same Bank Refresh \u00bb. Avec les m\u00e9moires DDR4, toutes les banques de m\u00e9moire doivent \u00eatre rafra\u00eechies simultan\u00e9ment, m\u00eame si une seule des 16 bandes DIMM a vraiment besoin d\u2019\u00eatre rafra\u00eechie, ce qui oblige le processeur \u00e0 attendre le contenu d’une autre banque. Dans le cas de la m\u00e9moire DDR5, d\u2019une part, le nombre de banques est doubl\u00e9 et passe \u00e0 32, mais la fonction \u00ab Same Bank Refresh \u00bb implique que chaque banque de m\u00e9moire est rafra\u00eechie ind\u00e9pendamment, et que les autres banques restent accessibles au syst\u00e8me. Cette configuration permet d’augmenter les performances et d\u2019alimenter les c\u0153urs de processeurs qui n\u2019auront plus \u00e0 attendre le rafra\u00eechissement de toutes les banques.<\/p>\n\n\n\n
\u00ab Le plus important avec la DDR5, c’est son haut niveau d’int\u00e9gration \u00bb, a expliqu\u00e9 Jim Handy, analyste principal chez Objective Analysis, un cabinet d’\u00e9tudes sp\u00e9cialis\u00e9 dans le march\u00e9 de la m\u00e9moire. \u00ab Les personnes qui ont d\u00e9fini la sp\u00e9cification ont exploit\u00e9 le fait que la loi de Moore permet non seulement de r\u00e9duire le co\u00fbt par bit de DRAM, mais qu’il est aussi moins on\u00e9reux d’ajouter de puissantes unit\u00e9s logiques en nombre toujours plus important \u00e0 la puce. Ils ont habilement utilis\u00e9 cette caract\u00e9ristique pour am\u00e9liorer la largeur de bande CPU-DRAM, et d\u00e9placer le mur m\u00e9moire ou \u00ab Memory Wall \u00bb un peu plus loin \u00bb.<\/p>\n\n\n\n
\u00ab Le Same Bank Refresh en est un bon exemple \u00bb, a encore expliqu\u00e9 Jim Handy. \u00ab Jamais dans l’histoire de la DRAM, une puce n\u2019a pu livrer de donn\u00e9es pendant le rafra\u00eechissement. D\u00e9sormais, le Same Bank Refresh permet au processeur d’acc\u00e9der \u00e0 des donn\u00e9es dans les banques qui ne sont pas en cours de rafra\u00eechissement. Cela am\u00e9liore consid\u00e9rablement la communication des donn\u00e9es \u00bb.<\/p>\n\n\n\n
L\u2019an dernier, une feuille de route d’Intel divulgu\u00e9e \u00e0 la presse sp\u00e9cialis\u00e9e indiquait que le fabricant de puces pr\u00e9voyait de passer \u00e0 la DDR5 et au PCI Express 5 (sans passer par le PCIe v4) en 2021. Micron a commenc\u00e9 \u00e0 \u00e9chantillonner de la DDR5, Hynix a d\u00e9clar\u00e9 qu’il pr\u00e9voyait de d\u00e9marrer la production en masse \u00e0 la fin de cette ann\u00e9e, et Samsung pr\u00e9voit de lancer la production de DDR5 l\u2019an prochain. Cela signifie que la production en masse de DDR5 d\u00e9marrera en 2021, et la commercialisation \u00e0 grande \u00e9chelle de ces m\u00e9moires aura lieu en 2022. Les m\u00e9moires pour serveurs seront probablement les premi\u00e8res m\u00e9moires DDR5 disponibles, car la m\u00e9moire DDR5 aura peu d\u2019incidence sur les machines desktop. M\u00eame si ces sp\u00e9cifications peuvent faire saliver les gamers et overclockers, la priorit\u00e9 sera probablement donn\u00e9e au march\u00e9 du \u00ab Big Iron \u00bb, qui s’est rapidement heurt\u00e9 aux limites de la DDR4.<\/p>\n\n\n\n
Article r\u00e9dig\u00e9 parAndy Patrizio, IDG NS (adapt\u00e9 par Jean Elyan) Source : lemondeinformatique.fr<\/p>\n","protected":false},"excerpt":{"rendered":"
Pour l\u2019instant, peu de d\u00e9tails ont filtr\u00e9 sur la sp\u00e9cification de la m\u00e9moire DDR5, dont la publication est attendue. Mais, d\u00e8s que le JEDEC (Joint Electron Device Engineering Council), un organisme de normalisation des semi-conducteurs qui fait partie de l\u2019Electronic Industries Alliance, s\u2019emparera du sujet, tout le monde saura ce qu\u2019elle contiendra. Heureusement, il ne…<\/p>\n","protected":false},"author":1,"featured_media":29116,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"_seopress_robots_primary_cat":"","_seopress_titles_title":"","_seopress_titles_desc":"","_seopress_robots_index":""},"categories":[1],"tags":[],"class_list":["post-29115","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-non-classe","category-1","description-off"],"_links":{"self":[{"href":"https:\/\/www.infracenter.fr\/index.php\/wp-json\/wp\/v2\/posts\/29115","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/www.infracenter.fr\/index.php\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.infracenter.fr\/index.php\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.infracenter.fr\/index.php\/wp-json\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/www.infracenter.fr\/index.php\/wp-json\/wp\/v2\/comments?post=29115"}],"version-history":[{"count":3,"href":"https:\/\/www.infracenter.fr\/index.php\/wp-json\/wp\/v2\/posts\/29115\/revisions"}],"predecessor-version":[{"id":29493,"href":"https:\/\/www.infracenter.fr\/index.php\/wp-json\/wp\/v2\/posts\/29115\/revisions\/29493"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/www.infracenter.fr\/index.php\/wp-json\/wp\/v2\/media\/29116"}],"wp:attachment":[{"href":"https:\/\/www.infracenter.fr\/index.php\/wp-json\/wp\/v2\/media?parent=29115"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.infracenter.fr\/index.php\/wp-json\/wp\/v2\/categories?post=29115"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.infracenter.fr\/index.php\/wp-json\/wp\/v2\/tags?post=29115"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}